FPGA数据采集处理板
FPGA数据采集处理板
FPGA数据采集处理板
高速串行数据接口 | |||
1 | 数据率 | 4X 3. 125Gbps/或2 2X 3. 125Gbps或4 1X 3. 125Gbps | 支持每个Lane 5Gbps |
2 | 数据协议 | AURORA | |
3 | 输入连接器 | VPX P1、VPX P2、 | |
4 | 方向 | 双向 | |
5 | 通道数 | 6 | |
处理能力 | |||
1 | 处理节点 | 1片DSP+1片V7 FPGA | |
2 | 处理节点数量 | 1个节点 | |
存储能力 | |||
1 | DSP DRAM | DSP外挂4片DDR3,为4Gb的DDR3颗粒,数据位宽为64bit,总容量≥2GB,峰值数据率≥1600MT/s; | |
2 | DSP NAMD FLASH | EMIF总线上外挂128Gb NANDFLASH,通过EMIF总线与FPGA实现互联; | |
3 | DSP NOR FLASH | 2片1Gbit Nor FLASH,用于程序固化和启动 | |
4 | FPGA DRAM组1 | 2片DDR3,为4Gb的DDR3颗粒,数据位宽为32bit,每组容量为1GB | |
5 | FPGA DRAM组2 | 2片DDR3,为4Gb的DDR3颗粒,数据位宽为32bit,每组容量为1GB | |
6 | FPGA QDR-SRAM | 2组QDR-SRAM,每组存储容量为4M*36bit(位宽),存储器为4-word突发模式; | |
7 | FPGA NOR FLASH | 2片1Gbit Nor FLASH,用于程序固化和启动 | |
FPGA与DSP互联能力 | |||
1 | SRIO | DSP联到FPGA,支持V2.1标准,单端口5Gbps; | |
2 | GPIO | DSP有16个GPIO连接到FPGA | |
互联能力 | |||
1 | I2C | VPX-P0上I2C、GAP接口连接到MCU; | |
2 | SRIO | VPX-P1上4路4x SRIO连接到FPGA | |
3 | SRIO | VPX-P2上1路4x SRIO,4路1xSRIO和1路2XSRIO,1路2xSRIO 连接到FPGA; | |
4 | RS422 | VPX-P2上2路RS422连接到FPGA; | |
5 | LVDS | VPX-P2上2路隔离LVDS连接到FPGA; | |
6 | TTL | VPX-P2上8路TTL信号连接到FPGA; | |
供电 | |||
1 | 输入电源电压 | 5V | |
2 | 典型功耗 | 40W |